[플래시메모리 기술동향] 3D NAND 플래시 기술 끝이 보인다, “128TB 용량 SSD 실현”

메모리 셀 배열을 3D화해 기억 밀도를 향상시키는 3D NAND 플래시 기술이 저장 용량 기술 발전이 끝을 보이고 있습니다.

 

NAND 플래시 메모리와 SSD(Solid State Drive)에 관한 세계 최대의 박람회가 2017년 8월 8일~10일 캘리포니아주에서 개최되었습니다. 플래시 메모리 서밋(Flash Memory Summit(FMS))입니다. 도시바, 웨스턴디지털, 마이크론 등 대형 제조사들이 키노트 연설에서 대용량 3D NAND 플래시 기술의 최신 개발 성과를 어필했습니다.

 

 

 

 

 

1) 삼성전자 5세대 기술 V5로 1Tbit 대용량 실리콘 실현

 

 

3D NAND 플래시 메모리의 1위는 삼성전자입니다. 삼성전자는 2016년 FMS를 포함 매년 키노트 강연에 등단해 새로운 세대의 3D NAND 플래시 기술과 그 기술을 활용한 대용량화, 또 새로운 세대의 3D NAND 플래시 메모리를 탑재한 SSD를 선보여 박수를 받아 왔습니다.

 

2015년 FMS에서는 전년도 대비 2배의 기억 용량을 실현한 3세대 3D NAND 기술 V3과 256Gbit의 실리콘 다이, 15.36TB 용량의 2.5인치 SSD를 선보였습니다. 2016년에는 다시 2배의 저장 용량을 실현한 4세대 3D NAND 기술 V4와 512Gbit의 실리콘 다이, 32TB 용량의 2.5인치 SSD를 발표했습니다.

 

2017년 FMS에서도 전년 대비 2배의 빠른 속도를 실현했습니다. 5세대인 3D NAND 기술 V5를 발표한 것입니다. 이전 세대인 V4와 비교해 저장 용량을 2배 향상시킨 1Tbit의 실리콘 다이, 기억 용량을 4배 향상시킨 128TB의 초거대 용량의 2.5인치 SSD를 V5 기술로 실현한다고 발표했습니다.

 

 

 

2) 도시바  96레이어(층)의 기술과 QLC에 따른 고밀도화 기술

 

 

도시바는 96레이어를 실현한 4세대(BiCS4) 고밀도화 기술을 발표했습니다. BiCS4 기술로 512Gbit 용량의 실리콘 다이를 선보였습니다. 실리콘 다이 면적을 줄여 제조비용을 절감할 수 있다고 합니다.

 

또 하나는 1개의 메모리 셀에 4bit의 데이터를 저장하는 QLC(quadruple level cell) 기술을 채용한 3D NAND 플래시 메모리입니다.

도시바는 2015년 FMS 키노트 연설에서 3D NAND 기술에서는 2D에 비해 메모리 셀의 축적 전하량이 크므로 QLC 방식의 적용이 쉬워질 것이라고 발표했습니다 .기존 2D NAND 플래시 기술에서는 미세화에 의해서 축적 전하량이 적어지고 16단계에 전하량을 제어하는 QLC 방식의 적용은 어려운 것으로 알려져 있습니다.

 

도시바는 BiCS3의 64레이어 3D NAND 기술과 QLC 메모리 셀 기술을 조합해 768Gbit의 저장 용량을 실현한 실리콘 다이 생산을 개시했습니다. 6월 초부터 샘플을 SSD 컨트롤러 업체와 SSD 제조상 제공합니다.

 

 

 

3) 웨스턴디지털 96레이어 3D NAND 기술과 QLC 방식 다이 발표

웨스턴디지털은 도시바와 NAND 플래시 메모리 개발과 제조에서 파트너십을 맺고 있습니다. FMS에서 웨스턴디지털은 도시바와는 별도로 키노트 강연을 실시하고 NAND 플래시 메모리 개발 성과를 발표했습니다. 다만 내용은 도시바와 비슷합니다.

 

96레이어 고밀도 3D NAND 플래시 기술과 하나의 메모리 셀에 4bit의 자료를 기억하는 고밀도 메모리 셀 기술(X4)입니다.

96레이어의 고밀도 3D NAND 플래시 기술에서는 512Gbit의 실리콘 다이를 제조한 것과 같은 512Gbit의 기억 용량으로 기존 세대의 64레이어 기술에 비해서 실리콘 다이 면적을 35% 가량 줄일 수 있다고 합니다

 

 

 

4) 마이크론 64레이어 TLC NAND에서 높은 기억 밀도의 실리콘 어필

마이크론 테크놀노지는 인텔과 낸드 플래시 메모리의 개발과 제조에서 파트너십을 맺었습니다. 이번 FMS에서는 마이크론 만 NAND 플래시 메모리의 개발 상황을 키노트 강연에서 소개했습니다.

 

인텔-마이크론 연합의 3D NAND 플래시 기술은 32레이어의 1세대와 64레이어의 2세대로 나뉩니다. 32레이어의 1세대는 이미 제품화가 완료됐고, 256Gbit의 실리콘과 384Gbit의 실리콘이 생산되고 있습니다.

 

64레이어의 2세대는 768Gbit와 대용량 실리콘을 상용화했습니다. 이후 실리콘 다이 면적의 작은 512Gbit 제품과 256Gbit 제품을 제품화하기 위해 움직이고 있습니다.

 

인텔-마이크론 연합의 2세대 3D NAND 플래시 기술은 기억 밀도가 약 4.3Gbit/㎟와 64레이어 3D NAND 플래시로서는 경쟁사보다 높습니다. 가장 큰 이유는 CMOS Under Array(CUA)라고 부르며 CMOS 주변 회로를 메모리 셀 배열 아래에 배치하는 레이아웃을 채용한 것입니다. 이 기술은 1세대에서 채용되었습니다.

 

현재 인텔-마이크론 연합은 3세대라고 불리는 3D NAND 플래시 기술을 개발 중입니다. 3세대에서는 실리콘 웨이퍼 당으로 환산한 저장 용량이 2세대보다 1.4배 이상으로 늘어난다고 합니다.